N:1 Producer-Consumer Muster in VHDL

Mehrdimensionaler Philosphenprozess nach Dijkstra mit zwei 
Semaphorschichten: Eine für die Readergruppe eine für die Writergruppe. 
Läuft in FPGAs faktisch auf n Fifos mit n Eingangsdekodern und einem n 
zu m Multiplexer auf m Ausgangsfifos hinaus. Anders, als in reinen 
SW-Prozessen, kann das tatsächlich paralle läufen und man kann bei 
sollsynchronem Betrieb eine Semaphorschicht unter den Tisch 
fallenlassen.

@Ingenieur (Gast),

die Idee mit einer zweischichtigen FIFO-Architektur ist ja sehr
interessant: So hat jeweils der Producer und der Consumer nur die
Sicht auf jeweils EINEN anderen (virtuellen) Partner und die
multidimensionale Beziehung bleibt für beide Seiten vollständig
transparent.
Das einzige Problem das noch bleibt ist der M:N-Mux zwischen
beiden FIFO-Ebenen (würde ich aber eher Dispatcher nennen). Das
werde ich hoffentlich aber selbst hinbekommen.

Gruss und Danke,

Jörg