Widerstände im FPGA als Abschluss nutzen?

> Ist dies auch über die Logik möglich?

Meines Wissens nach kannst du die Widerstände in den HDL-Dateien an- 
oder ausschalten, indem du die IOBs explizit instanziierst, und dann 
über Generic-Parameter angibst, was du genau haben willst. Das hat dann 
aber den gleichen Effekt wie bei Constraints, also insbesondere kannst 
du die Widerstände nicht im laufenden Betrieb dazu- oder wegschalten.

...mmh, ich bräuchte es im laufenden Betrieb.

Falls jemand hier noch was einfällt oder meine Frage nicht ganz 
eindeutig ist, wäre ich über einen Hinweis froh.

Danke

Zweiten Pin parallel, der einen Terminator steuert.