Forum: FPGA, VHDL & Co. ISE: Erklärung der Makros in der Synthese


ISE: Erklärung der Makros in der Synthese
von daniel (Gast)

Lesenswert?
• ▲
▼ 
Wenn ich mir die RTL Synthese anschaue, sehe ich die Verwendung
von Countern, Vergleichern usw. Gibt es irgendwo eine Auflistung
der Makros, die inferierbar sind?

Wenn man auch D Flipflop nimmt, so gibt es verschiedene.
FDR ist der synchron resetbar, FDC ist asynchron "clearbar".
Gibt es irgendwo mehr Informationen zu anderen Typen?

Grüsse, Daniel

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: ISE: Erklärung der Makros in der Synthese
von Jan M. (mueschel)

Lesenswert?
• ▲
▼ 
Das steht im Xilinx Libraries Guide, ~ 1100 Seiten geballte 
Informationen. In der Regel ist es aber sinnvoller, die entsprechende 
Funktionalität in VHDL zu beschreiben - das macht den Code flexibler.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.