2 dimensionaler buss

[Uli W. (uliw2008)]

wie kann man in vhdl am einfachsten einen 2d bus beschreiben?

ich benutze einen bus multiplexer für 2 prozessoren und 4 rams und 
wuerde gerne eine 8 fach interconnect verdrahtung aufziehen, dazu 
brauche ich einen konstrukt wie bus[2 downto 0],[31 downto 0].

[Jan M. (mueschel)]

Da gibts zwei Möglichkeiten: Ein Array oder ein entsprechend breiteres 
Signal, also entweder

bus : std_logic_vector(32*8-downto 0);

oder type bus_t is array(2 downto 0) of std_logic_vector(31 downto 0);

[Uli W. (uliw2008)]

wie verwende ich den dan?

[Klimatöter (Gast)]

wenn du das nicht weißt .. am besten gar nicht ;)

[Gast (Gast)]

So, wie du es beschrieben hast!

[Uli W. (uliw2008)]

also OUTPUT1[15 downto 0) = BUS[2][15 downto 0] zB. ?  Das geht nicht.