Forum: FPGA, VHDL & Co. ISE 10.1: translate findet nets aus dem ucf-file nicht im schematics


von Ingo (Gast)


Lesenswert?

Hallo zusammen,

ich möchte einem bestehenden Projekt einen Anschluss hinzufügen und habe 
im Schaltplan einen zusätzlichen I/O-Marker eingefügt und im UCF-File 
einen Pin mit gleichnamigen Netz hinzugefügt. Jetzt beschwert sich 
translate immer, dass er das Signal nicht findet, muss ich außer 
synthesize noch etwas ausführen?

Wenn ich cleanup-project files ausführe, findet er danach keinen 
einziges net mehr, auch nicht die, die schon vorher im ucf-file 
definiert waren.

Mein Problem ist nun: kann ich nachträglich keinen neuen pin hinzufügen, 
ohne das Projekt neu zu erstellen oder muss ich noch irgendwas 
aktualisieren?

Achja, PACE zeigt mir auch nach dem Eintrag eines neuen Pins/Signals im 
UCF-File dieses nicht an, warum?

Danke für Eure Hilfe,

Gruss, ingo

von jeffb (Gast)


Lesenswert?

Hatte vor kurzem ähnliches Problem. Cleanup hatte auch nix gebracht und 
ich musste ein neues Project erstellen. ISE 10.1 ist halt der totale 
Mist. Deshalb speichere ich vor jeder größeren Änderung den gesamten 
Ordner aufm Desktop.

von Ingo (Gast)


Lesenswert?

yep, danke. So mache ich es mittlerweile auch; ein Neuanlegen des 
Projektes hat es dann auch gebracht.

Nach jeder Änderung ein DRC durchlaufen zu lassen, hält die 
synthesiser-daten aktuell, sonst werden trotz neucompilierung die 
Änderungen nicht immer übernommen ...

Wenn was nicht funktioniert, ist man immer sehr hilflos, weil man nicht 
weiß, ob man einen Fehler gemacht hat, oder die Software irgendwas nicht 
mitbekommen hat ...

Gruss, ingo

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.