Hallo, habe mir das CoolRunner II CPLD Starterkit zugelegt und mit der Entwicklungsumgebung von Xilings angefangen zu experimentieren. Mein erstes Vorhaben ist es, ein UND Gatter zu realisieren. Vorweg, ich habe mit CPLDs und VHDL NULL Erfahrung. Mein Sourcecode ist folgender: (siehe Anhang) Kann das auch simulieren. Nun wollte ich die Ein- und den Ausgang des Und Gatters an reale Portpins des CPLDs hängen. (mit Floorplan IO - Pre-Synthesis) das schlägt aber irgendwie fehl. (siehe Anhang) Also mein Ziel ist es, dieses Undgatter mit Pins des CPLDs zu versehen und das anschließend in den CPLD einzuspielen und am Starterkit zu testen.
Hallo Gast, also ich habe mit ISE folgende Erfahrung gemacht: Wenn in dem Pfad ein Leerzeichen vorkommt, (wie es bei dir der Fall ist) dann lässt sich der Code nicht Simmulieren oder Flashen. Versuch mal die Datei so abzulegen: C:\Xilinx\CPLD\tutorial\und.vhd Gruss Stanko
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.