Forum: FPGA, VHDL & Co. VHDL-Frage: signal not completed


VHDL-Frage: signal not completed
von Neo (Gast)

Lesenswert?
• ▲
▼ 
Ich bekomme eine Fehlermeldung von der Xilinx-Synthese, die mit 
ChipScope zu tun hat: Woher kann es kommen, daß ich bei der  der 
Verdrahtung eines Signales dieses als incomplete gemeldet wird, obwohl 
es angeschossen ist?

Ich soll es weglassen oder vervollständigen (?????)

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL-Frage: signal not completed
von Patrick S. (abaddon1979)

Lesenswert?
• ▲
▼ 
Copy and paste bitte den Fehler.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.