Gast
#1230502
Hallo! Keine Ahung ob ich hier damit richtig bin, aber ich versuche es einfach mal. Ich habe ein hirarchisches SystemC Design welches in einer VHDL Testbench instanziert wird. Dies läuft auch alles soweit und ist mit Modelsim simulierbar. Mein Problem ist jedoch, dass im Modelsim Object-Fenster nur die Ports oder Signale des SystemC Toplevels angezeigt werden, folglich auch nur diese ins Wave gezogen und beobachtet werden können. Bei allen hirarchisch weiter unten liegenden Blöcekn wird absolut nichts im Object-Fenster angezeigt. Hat jemand vielleicht eine Idee was da los sein könnte? MfG, Hubert Fischer