Gast
#1251236
Hallo, arbeite mich momentan in die Entwicklungsumgebung von Lattice ein. Lattice bietet leider ja eine recht übersichliche Anzahl von IP Cores im MSB an, brüstet sich aber damit, dass die Cores von Opencores zu nutzen sind. Hab mir einen Wishbone Bus fähigen Core gezogen, finde aber keine Informationen zum Einbinden in die Entwicklungsumgebung. Ich möchte die nicht über den TopLevel über Verilog oder VHDL einbinden, sondern in der MSB Umgebung zum Design hinzufügen. Hat jemand von euch auch Erfahrungen oder Informationen diesbezüglich? mfg