Gast
#1279076
Hey, leute.
Kann mir jemand sagen ob es im internet ein beispiel gibt, wo man sieht
wie ein ausdruck übersetzt wird.
Also z.B:
in vhdl-datei:
==================================================================
var := var AND a1 // a1 sein auch eine variable
var2 := var OR a2 // a2 ist auch eine Variable
===============================================================
wird jetzt nach synthese "var" und "var2" als flip-flop, latch oder
sonst was realisiert?
habe gelesen, dass es eine .log Datei gibt wo man dsa sieht, leider habe
ich gerade keine software da.
MFG MaXXX