RS-232: Wie groß darf der Fehler im Bit Timing sein?

Gast #1325466
Lesenswert?

Moin Moin,

kennt jemand ein Dokument, aus dem hervorgeht wie groß
die Abweichung beim Bit Timing einer RS-232 Kommunikation sein
darf, ohne das es zu Übertragungsfehlern kommt?

Ich habe im großen Internet Angaben gefunden, das es bis 5%
funktionieren soll. Und das man bis 1% keine Übertragungsfehler
findet.
Aber es sind alles Angaben ohne Nachvollziehbarkeit der 
Informations-quelle.
Leider habe ich bis jetzt im Internet keine Spezifikation für RS-232 
gefunden, in der speziell auf das Bit Timing eingegangen wird.

Ich muß das Bit Timing selber generieren, da ich auf grund der Hardware 
nicht auf eine richtige RS-232 Schnistelle zu greifen kann.

Vielen Dank,
ein Gast
Gast #1325483
Lesenswert?

Das läßt sich pauschal nicht beantworten. Hängt von der Implementierung 
der Empfängerseite ab.

Was ist denn Dein Problem? An sich spricht nichts dagegen das "Timing 
selbst zu erzeugen". Und das kriegt man in der Regel auch genau hin, 
wenn die Taktfrequenz an sich das zuläßt. Timer benutzen! Befehlszyklen 
auzählen!

Hier gibt es auch Beispiele für eine SW UART mit dem AVR.
Gast #1325495
Lesenswert?

In einem Dokument von Motorola wurde so gerechnet, daß maximal 3% 
Abweichung sein dürfen. Bei Übertragung von max. 11 Bit (Start, 8xDaten, 
Parität und Stopp) ergibt sich ein maximaler Versatz von 33% über ein 
Datum. Bei Abtastung in der Mitte jedes Bits wären <50% zulässig. Da 
aber meist Mehrfachabtastung in der Mitte angewendet wird und auch 
Anstiegszeiten der RS232-Signale zu addieren sind, bleibt man mit 3% auf 
der sicheren Seite.

Erfahrungsgemäß sind die AVR nicht so tolerant mit dem Timining. Das 
habe ich nie näher untersucht, empfehle aber eine Toleranz von max. 1%, 
was mit Quarzen oder keram. Resonatoren nie ein Problem sein sollte.
Gast #1325510
Lesenswert?

Weißt Du wie das Dokument von Motorola heißt?

Mit der Implementierung habe ich kein Problem, es läuft alles.

Ich bin nur auf der Suche nach einem Dokument, welches ich als Refrenz
angeben kann, um meine Annahmen/Rechnung zu untermauern. Und ein
offzielles Dokument macht sich da immer Besser als ein Link ins
Internet ;-)
#1325807
Lesenswert?

Das läßt sich doch ganz einfach ausrechen:

Nehmen wir z.B. das Datenblatt des ATMega8.
Jedes Bit besteht aus 16 Takten, d.h. Start + 8Bit + Stop = 160 Takte.

Die Bits werden mit dem 8, 9, 10 Takt abgetastet, das Stopbit also mit 
dem 154. Takt. Das nächste Startbit darf also erst nach dem 155. Takt 
anliegen, sonst geht es flöten.
Also 161 Takte des Senders dürfen minimal 155 Takte des Empfängers lang 
sein.
Das ergibt dann folgende äußerst komplizierte Rechnung:

161/155 - 1 = 3,2%.

Nun machen wir noch ne Wurst-Käse Rechnung, d.h. jeder Teilnehmer nimmt 
sich das gleiche Recht für nen Fehler raus, aber in entgegengesetzter 
Richtung:

3,2% / 2 = 1,6%

1,6% ist also der maximal zulässige Fehler.

Die AVRs können auch 8 Takte pro Bit einstellen, dann muß der Fehler 
natürlich noch geringer sein. Aber das kann sich ja jeder selber 
ausrechnen.


Peter

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren