|
Anzeige
|
Zähler in VHDL
Gast
#1489003
hi! ich möchte in Quartus2 einen Zähler in VHDL realisieren (cyclone3 fpga). nun gibt es folgendes problem: ab einer bestimmten registerbreite funktioniert der zähler nicht mehr richtig. es beispielsweise bis 4000000 gezählt werden. geht aber nicht. 4000 funktioniert. eigentlich sollte das doch gehen, oder ist eine beschränkung des zahlenbereichs vorgesehen? danke und gruß > eigentlich sollte das doch gehen, Ja. > oder ist eine beschränkung des zahlenbereichs vorgesehen? Nur, wenn du z.B. einen integer selber einschränkst (z.B. mit range 0 to 10000), oder wenn die Breite deines Zählregisters nicht ausreicht (z.B. std_logic_vector(10 downto 0)). Welchen Datentyp hat der Zähler?
Gast
#1489021
der zahlenbereich ist ausreichend groß gewählt. habs als integer und std versucht. echt seltsam.
Gast
#1489081
Probiers mal mit : counter : unsigned (31 downto 0) := (others => '0'); Oder aber du resettest den Zähler eventuell irgentwo ohne das es dir auffällt. Tom schrieb: > hi! > > ich möchte in Quartus2 einen Zähler in VHDL realisieren (cyclone3 fpga). > nun gibt es folgendes problem: > > ab einer bestimmten registerbreite funktioniert der zähler nicht mehr > richtig. In der Simulation oder im FPGA > > es beispielsweise bis 4000000 gezählt werden. geht aber nicht. 4000 > funktioniert. Zur Darstellung von 4.000.000 brauchst du 22 Bit, je nach Taktfrequenz und FPGA kann die Zeit, die der Übertrag vom LSB ins MSB braucht, zu lang (länger als eine Periode) sein. Dann zählt der Zähler nicht mehr richtig. Tom Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
