Forum: FPGA, VHDL & Co. Synthese nach "Cleanup Project Files"


von Philipp H. (swissrookie)


Lesenswert?

Hilfe, mein ISE 10.1 verarscht mich...

Ich habe bei einem bestehenden Projekt (ein Schematic als Top Modul, 5 
vhdl Files als Untermodule) ein cleanup durchgeführt. Wenn ich jetzt die 
Synthese durchführe, sehe ich in der Konsole dass er mir statt dem Top 
Modul das erste Untermodul einliest und synthetisiert?!?

Ich hab in ISE keine Einstellung gefunden wo ich das anpassen kann. 
Kennt jemand dieses Problem und eine passende Lösung?


Philipp

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Im Projekt-Tree ein Rechtsklick auf die Top-Entity und "Set as 
Top-Module" anwählen...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.