Mein Compiler meckert bei der Testbench. Er kann die Signale nicht erkennen: # ** Error: C:/VHDL/outmux_tb.vhd(33): near "in": expecting "STRING" or "IDENTIFIER" Wobei ich die Signale wie folgt beschrieben habe: SIGNAL clk_1ms: in STD_LOGIC; SIGNAL clken_1s: in STD_LOGIC; SIGNAL reset: in STD_LOGIC; ..... Ich arbeite mit ModelSim, bin noch blutiger Anfänger.
Nur Ports haben eine Richtung in, out, inout und buffer Signale werden (z.B. mit Initialisierungswert) so definiert:
1 | SIGNAL clk_1ms: STD_LOGIC := '0'; |
2 | SIGNAL clken_1s: STD_LOGIC := '0'; |
3 | SIGNAL reset: STD_LOGIC := '0'; |
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.