Mein Compiler meckert bei der Testbench.
Er kann die Signale nicht erkennen:
# ** Error: C:/VHDL/outmux_tb.vhd(33): near "in": expecting "STRING" or
"IDENTIFIER"
Wobei ich die Signale wie folgt beschrieben habe:
SIGNAL clk_1ms: in STD_LOGIC;
SIGNAL clken_1s: in STD_LOGIC;
SIGNAL reset: in STD_LOGIC;
.....
Ich arbeite mit ModelSim, bin noch blutiger Anfänger.
Nur Ports haben eine Richtung in, out, inout und buffer Signale werden (z.B. mit Initialisierungswert) so definiert:
1 | |
2 | |
3 | |
vielen dank
ist mir peinlioch^^
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.