USB DPLL mit FPGA

Hi,

ich versuche mich zZ. an einer USB Schnittstelle fuer einen FPGA und 
haenge da gerade bei der Taktrueckgewinnung. Ich habe in dem Bereich 
einfach keine erfahrung und suche deswegen nach Literatur oder einfach 
nur Tipps zu dem Thema.

Ich habe erstmal versucht die DPLL aus dem Whitepaper von usb.org 
nachzubauen
(http://www.usb.org/developers/whitepapers/siewp.pdf) allerdings ist die 
stellenweise ziemlich schlecht beschrieben.
So kann ich mir z.B. einfach nicht zusammenreimen was fuer Signale auf 
S. 3 mit 'a' und 'b' gemeint sind.

Das D+/D- Signal ?? Der Bitstream zu unterschiedlichen Zeiten getastet 
???

Das Problem ist wohl das ich einfach nicht genau verstehe wie diese DPLL 
arbeiten soll, deswegen bin ich fuer jeden Tipp dankbar.


Gruss,
Alexis