Gast
#1698696
Hallo, bitte um euren Rat. Hab folgendes Problem / Herausforderung. Bin im Besitz eines Xilinx Spartan 3AN Starterkit mit DDR2-SDRAM. Probiere in den SDRAM Daten zu schreiben und zu lesen. Hab nun mit dem Core-Generator einen MIG 3.0 erstellt. Dieser beschreibt ja in VHDL das Speicherinterface sowie erzeugt den die verschiendsten Clocks und resets. nachdem ichnun von hand die Clock-Etentität mit der SpeicherBlock verbunden habe, bekomme ich immer den Fehler das er das Net CLock90DCM nicht finden kann. Lasse ich mir jedoch die Blöcke anzeigen, so sehe ich die Verbindung zwischen beiden Hauptlblöcken. Hat einer von euch ne Gute, bitte Posten. Oder gibt es sowas schon fertig für die Starterkits, hab leider nichts gefunden? Habe das gesamte Internet schon abgesucht, irgendwie finden ich keinen gescheiten Griff. Danke im voraus, Markus