VHDL mit Xilinx 12.1 editieren

HI,

folgende Schritte führe ich durch, um ein Projekt zu erstellen:
1. create ne project -> name eingegeben -> Top-level source type: HDL
2. Preferred Language -> VHDL -> Spartan3E XC3XS100E
3. finished
4. add new source
5. entity name: igsf -> Portname clock_in -> in
6. finished
7. es erscheint Design Summary

wenn ich auf rechte Maustaste auf die Datei klicke und öffne, dann 
passiert nichts.
Ich habe kein Menüpunkt gefunden, wie ich diese Datei editieren kann. 
Schematic geht dagegen einwandfrei.
Wie kann ich jetzt die VHDL Datei editieren?

Gruß

Hans