mikrocontroller.net

Forum: FPGA, VHDL & Co. schematic file umwandeln


Autor: Kristian R. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
gibt es die Möglichkeit, einen schematic file von Quartus in einen 
reinen Vhdl file umzuwandeln?  Gibt es sonst Möglichkeit, einen 
schematic file in modelsim zu simulieren?  ich konnte da bisher nur 
einzelne Blöcke simulieren, möchte aber den ganzen file als einen Block 
ansehen.
MFG

Autor: mac4ever (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, die Möglichkeit besteht. Öffne das .bdf und schau mal unter 
Datei->Convert/Update
Dort sollte Convert to VHDL/Verilog ... oder so in der Art.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.