Forum: FPGA, VHDL & Co. alias in ucf möglich?


alias in ucf möglich?
von alex (Gast)

Lesenswert?
• ▲
▼ 
hallo zusammen,

in toplevel habe ich den portname als PININ,PINOUT genannt.

in ucf-file gibts möglichkeit diese PININ und PINOUT als alias 
zuzuweisen?

z.b. in toplevel kann man so etwa:

alias reset :std_logic is PININ(1);

vielen dank im vorraus!

lg alex

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: alias in ucf möglich?
von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite

Lesenswert?
• ▲
▼ 
>in ucf-file gibts möglichkeit diese PININ und PINOUT als alias
> zuzuweisen?
Lies den UCF-User-Guide: 
http://www.xilinx.com/itp/xilinx5/pdf/docs/cgd/cgd.pdf
Und du findest die Antwort: Nein.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: alias in ucf möglich?
von alex (Gast)

Lesenswert?
• ▲
▼ 
danke lothar für schnelle antwort^^

schönes we wünsche ich dir!

ciao

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.