Gast
#1790280
Hallo, ich habe hier einige Boards mit Stratix II, EP2S30, und soll ein Design entwickeln, das eine Platine auf Kurzschlüsse zwischen den Datenleitungen bzw zu Masse testet. Das ganze sollten meine FPGAs natürlich nach Möglichkeit überleben. Laut Datenblatt sind die Maximalströme pro Pin -25mA bis 40mA, je weniger Strom desto besser. Im Idealfall sind alle Datenleitungen offen und es fließt nirgendwo ein Strom. Die Frage ist, ob das einstellen des output drive strength Wert auf zB 4mA dafür sorgt, dass nicht mehr als 4mA fließen können und ich damit einen Kurzschlussschaden am FPGA abwenden kann oder ob das nix bringt, weil im Kurzschlussfall größere Ströme als in der output drive strength eingestellt fließen können. lg Matthias