Hi! Ich hab da ein kleines Problem bei der Programmierung. Mein Programm ist ganz leicht. Es soll nur ein bestimmter Pegel an den Ausgang gegeben werden. Quasi meine UCF Datei: NET P99 LOC=P99; Meine Programmierung ist oben angegeben. Muss ich sonst noch etwas beachten? Wenn ich mit dem Ozi nachmesse ist der Pegel nicht Low.
Eigentlich sollte es so passen, aber bei Schematics weiss ich nie genau. Da Du von einer UCF Datei sprichst, nehme ich an Du arbeitest mit Xilinx. Für CPLD erstellt die ISE eine Report Datei (*.rpt), bzw. die ISE zeigt die Ergebnisse des Fittens auch an. Dort kannst Du kontrollieren, on P99 wirklich auf 0 (GND) verdrahtet ist.
achso ja ^^ ISE Design Suite natürlich. Okay, dann hätte ich jetzt noch ne neue Frage. Wie kann man ihm sagen welche Spannung für einen Low und einen High Pegel anliegen muss und wo er deswegen schlagen soll? LG nd vielen Dank schonmal Jana
Wer schlägt wen? Spannungen stehen im Datenblatt. Hast du denn VCCO auch angeschlossen? Normal sollte schon etwas um 0V am Pin sein. Gibts denn Warnungen oder Fehlermeldungen?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.