Frage ODDR2 FF zur Signalausgabe

Hallo,

wollt ein Signal an einen FPGA PIN legen. Das mache ich ja mit dem 
ODDR_2 FF. Irgendwas mach ich falsch... In der Simulation sehe ich das 
mein Signal an der Componete C0 richtig anliegt, jedoch wird es nicht an 
den Ausgang Q weitergeleitet.

Hier mal meine Verdrahtung des ODDR_2:

- Bib. sind eingebunden!

generic map( DDR_Alignment => "C0",
INIT => '0',
SRTYPE =>"SYNC");    <- Standardeinstellung

port map(

Q => Clock_Out,
C0 => Clock_20MHz,
C1 => '0',
CE => '1',
D0 => '1',
D1 => '0',
R => '0',
S => '0' );

Ich weiß nicht mehr weiter, in der Simulation wird Clock_Out erst 
richtig auf 0 initialisiert und bleibt dann permanent auf logisch 1?

Danke für Eure Hilfe.