VHDL Simulation und SVN

OP (Firma: Ich.AG) #1879176
Lesenswert?
• ▲
▼
Hallo!

Ich habe eine Frage die eher SVN betrifft.

Annahme:
- Im ersten Schritt commite ich Code in ein bestehendes SVN Repository
- Als nächstes ändere ich den Code auf meinem Rechner um mein VHDL 
Modell zu verbessern
- Nun stelle ich fest, dass ich eine Info brauche die mir die Simulation 
der zuletzt von mir committeten Revision liefert

Was ich jetzt mache ist, zuerst meinen veränderten Code einchecken um 
die Änderungen nicht zu verlieren, dann ein svn update -r 
LAST_REV_BEFORE_HEAD, nun die Simulation ausführen um an die Info zu 
gelangen und dann das ganze abschließend auf die HEAD Revision updaten.

Gibt es eine Möglichkeit mit der ich mir das einchecken des u.U. nicht 
funktionsfähigen Quellcode sparen kann? Ein Checkout des Codes in ein 
anderes Verzeichnis finde ich genauso umständlich wie wie ein 
umkopieren/umbenennen der geänderten Dateien...

Irgendwelche Vorschläge???

Gruß,

    hh

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren