Gast
#1915437
Ich habe ein design, welches auf der 12.2 komplett lief auf der 12.3 synthetisiert und finde vor, daß die clk offenbar nicht mehr geht. Er meldet auch angeblich faule offsetout constraints in der Art, daß es angeblich keinen Pfad von dem Takt zu diesem Signal gäbe. Laufen tut garnichts. Keich ChipsScope und auch sonst nichts. Idee?