Hallo, ich habe in einem Projekt 2 Block Memory durch das Block Memory Generator generiert. In der Synthese fehlt aber der Beschreibung diese Speicher. wieviel BRAM ein Speicher verbraucht hat von die Ressourcen des Virtex-5. Gruß
Die mit CoreGenerator erstellten Module werden von der VHDL-Synthese nur als "Black Boxes" gesehen, von der die Synthese nur die Schnittstelle (Ports) kennt, aber nicht was drinnen ist. Die Synthese kann also nicht wissen, wie groß das BRAM drinnen ist. Erst beim Place & Route wird das generierte BRAM Modul "dazugelinkt".
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.