ab wann high level bei "3.3-V LVTTL" Altera DE0-Nano?

OP #2551048
Lesenswert?

Hallo,

Ich habe das Terasic DE0-Nano Board mit Alter DE0-Nano Board!

Nun frage ich mich (ich konnte es im Data sheet nicht finden), ab wann 
z.B. an einem GPIO-Pin ein Eingangspegel als high erkannt wird?

Also anders gesagt, was für ne Spannung muss am Eingang eines Pins 
anliegen, damit sie als high-Pegel (sicher) erkannt wird?

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren