ab wann high level bei "3.3-V LVTTL" Altera DE0-Nano?

[Olli R. (downunderthunder42)]

Hallo,

Ich habe das Terasic DE0-Nano Board mit Alter DE0-Nano Board!

Nun frage ich mich (ich konnte es im Data sheet nicht finden), ab wann 
z.B. an einem GPIO-Pin ein Eingangspegel als high erkannt wird?

Also anders gesagt, was für ne Spannung muss am Eingang eines Pins 
anliegen, damit sie als high-Pegel (sicher) erkannt wird?

[user (Gast)]

einfach mal in das cycloneIV datenblatt schauen

[Olli R. (downunderthunder42)]

OK sorry das mit der Schwelle hat sich jetzt tatsächlich erledigt.

LVTTL -> low voltage -TTL

http://de.wikipedia.org/wiki/Transistor-Transistor-Logik.

Also High hier High-Pegel für  2V < U < 3,6V
und Low-Pegel für für -0,3 < U < 0,8V

Trotzdem Danke, auch wenn es sich hierbei wieder mal um unzureichende 
Recherche meinerseits handelte!