Xilinx, EDK 6.2, Synthesis,

Hallo,
Ich studiere an der Mälardalen Universität in Schweden. Ich versuche
eine Komponente zu importieren mit ”import peripheral wizard".
Die Komponente, die wir haben, heisst udp_ip. Anstelle des Quellencodes
haben wir 2 oder 3 netlists. Wenn wir jetzt unsere Komponente in
User_Logich.vhd hinzugeben, ergibt sich dieses Error:

--Wir sind uns sicher, dass der entity- Name in der netlist,  udp_ip
heisst.
-  Dieser code steht dann  uber der  Komponenten-declaration:
For udpip: udp_ip Use Entity udp_ip(rtl);-- wir sind uns sicher, dass
der
Rtl richtig ist.

Das Error das auftritt ist folgendes:
Line 237: rtl is not an architecture body for udp_ip in library
udp_ip_v1_00_a

 Wenn wir nicht "For udpip: udp_ip Use Entity udp_ip(rtl);" haben,
dann ergibt sich folgendes Error:
No default binding for component <udp_ip>
Ports<clk,.....,udp_max_length> are
not on the entity..

Wenn wir folgendes ( am unteren Ende des User_Logic.vhd) hinzugeben :

Configuration udp_ip_cfg of udp_ip is
for rtl
for all:udp_ip
Use Entity work.udp_ip(rtl);
end for;
end for;
end Configuration;

this error occur:
Entity udp_ip does not exist.
Undefined symbol 'udp_ip'
rtl is not an architecture body for udp_ip in library work.


meine frage ist jetzt, was kann ich jetzt besser machen damit ich diese
fehler vermeide und mit der compilation abschliesse?