Ein CPLD ist inder Regel schneller, da er weniger Zellen für die gleiche
Logikfunktion braucht. Die Macrozellen der CPLDs sind komplexer und
haben i.d.R. min 16 Eingänge. Beim FPGA reagieren die LE (Logikelemente
)zwar schneller, um eine ganze Funktion zu erzeugen, müssen aber oft
mehrere miteinander verkoppelt werden. Ein FPGA muss leider booten, da
er seine Logikfunktionen in S-Ram ähnlichen Zellen ablegt. Der Vorteil
eines FPGAs ist, dass er sehr viele dieser LEs hat. Ein CPLD hat max.
1024 Macrozellen, die aber mehr Logikfkt. aufnehmen können und nicht
booten müssen.
Verallgemeinern kann man diese Ausagen aber auch wieder nicht, da es
diese und jene Typen gibt.
Wenn du mit Logik anfangen willst, lerne zuerst eine Sprache (VHDL oder
ABEL; nur mit dem Simulator) ehe du dir darum Gedanken machst. Dem Code
ist es egal, ob du ihn in einen CPLD oder FPGA lädst.
Gruß Henrik