Hallo Weiss jemand, wie ich eine VHDL-Beschreibung für einen GAL synthetisieren kann? Mit CPLD und FPGA hab ich schon (Modelsim & Xilinx ISE), aber einen GAL kann man als Zielbaustein in der Xilinx-Software nicht auswählen. Ich weiss dass der GAL klein ist, aber lieber ein GAL als 4 TTL-ICs. Und für einen CPLD ist die Sache zu klein. Vielen Dank! Nides
>Mit CPLD und FPGA hab ich schon (Modelsim & Xilinx ISE), aber einen GAL >kann man als Zielbaustein in der Xilinx-Software nicht auswählen. Das liegt schlicht und ergreifend daran, daß Xilinx keine GALs herstellt. Lattice tut das aber, und mit deren Software(ispLEVER) kannst Du die auch programmieren (www.latticesemi.com). Jochen
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.