Testbenches

Hallo, ich habe einen 16-bit Prozessor durch „Project Navigator Xilinx“
entwickelt.
Habe folgendes Problem: Ich wollte Testbenches auf der Ebene
[Place& Route]simulieren, aber der zeigt nur die Signale, die sich in
der obersten Ebene befinden. Die anderen sind nicht sichtbar. Jetzt
kommt meine Frage: Der Project Navigator soll das Hierarchie
beibehalten. Wie geht das? Und vielen Dank.