Gast
#3019824
Hallo an alle, In den FGMOSFETs neuester Generation beträgt die Kantenlänge der quadratischen isolierten Gates gerade einmal 10nm. Jetzt frage ich mich: Die Ladungsmengen, die dort gespeichert sind, sind doch so minimal, wie kann man den Drain-Source Widerstand überhaupt noch effektiv von der ungeladenen Variante unterscheiden? Besonders bei Mult-Level Cells? Wie wird so etwas ausgewertet? Danke schonmal