Xilinx MIG : DQS[0][1] vom MIG aber DQS und UDQ am RAM

Marko Gast #3262805
Lesenswert?
• ▲
▼ 
Hallo, ich habe mit dem MIG von Xilinx ein Interface für einen DDR3 RAM 
erzeugt.
Der MIG Erzeugt mir folgende Ports wo ich nicht ganz sicher bin wo was 
dran gehört:

"ddr3_dqs_p[0]"
"ddr3_dqs_n[0]"
"ddr3_dqs_p[1]"
"ddr3_dqs_n[1]"
"ddr3_dm[0]"
"ddr3_dm[1]"

Am RAM habe ich alle anderen Pins entsprechend dem UCF belegt. Die 
verbleibenden 6 Pins sind:

UDQS_p
UDQS_n
LDQS_p
LDQS_n

LDM
UDM

Ich gehe mal stark davon aus, dass U und L für 0 und 1 stehen. Aber in 
welcher Reihenfolge?

Ich nutze diesen Speicher:

http://de.farnell.com/micron/mt41j64m16jt-15e/sdram-ddr3-1gbit-96fbga/dp/2253736?Ntt=MT41J64M16
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren