Forum: FPGA, VHDL & Co. Xilinx MIG : DQS[0][1] vom MIG aber DQS und UDQ am RAM


von Marko (Gast)


Lesenswert?

Hallo, ich habe mit dem MIG von Xilinx ein Interface für einen DDR3 RAM 
erzeugt.
Der MIG Erzeugt mir folgende Ports wo ich nicht ganz sicher bin wo was 
dran gehört:

"ddr3_dqs_p[0]"
"ddr3_dqs_n[0]"
"ddr3_dqs_p[1]"
"ddr3_dqs_n[1]"
"ddr3_dm[0]"
"ddr3_dm[1]"

Am RAM habe ich alle anderen Pins entsprechend dem UCF belegt. Die 
verbleibenden 6 Pins sind:

UDQS_p
UDQS_n
LDQS_p
LDQS_n

LDM
UDM

Ich gehe mal stark davon aus, dass U und L für 0 und 1 stehen. Aber in 
welcher Reihenfolge?

Ich nutze diesen Speicher:

http://de.farnell.com/micron/mt41j64m16jt-15e/sdram-ddr3-1gbit-96fbga/dp/2253736?Ntt=MT41J64M16

von Grendel (Gast)


Lesenswert?

U = Upper
L = Lower

(glaube ich, hab das schon lange nicht mehr angeschaut)

von Marko (Gast)


Lesenswert?

OK, klingt logisch ;)

von Duke Scarring (Gast)


Lesenswert?

Um es nochmal eindeutig zu machen:
1
ddr3_dqs_p[0]  = LDQS_p
2
ddr3_dqs_n[0]  = LDQS_n
3
4
ddr3_dqs_p[1]  = UDQS_p
5
ddr3_dqs_n[1]  = UDQS_n
6
7
ddr3_dm[0]     = LDM
8
ddr3_dm[1]     = UDM

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.