manche FPGAs haben mehere PLL. Warum?

Die werden oft benötigt, weil man

a) mehrere Taktfrequenzen benötigt
b) damit clock-skew ausschalten kann

ciao, Stefan.

Außer PLLs gibt’s auch bei Xilinx Spartan-IIE 4 Digital-Clock-Manager.
Was machen die DCM eigentlich? Gibt’s Beziehungen zw. PLLs und DCM?

Gruss
Puff

Ist im Prinzip dasselbe. Mit den Digital-Clock-Managern kann man zum
Beispiel Taktfrequenzen vervielfachen, Signale verzögern usw. Schau mal
in die Datenblätter zu den DCMs bei Xilinx.

ciao, Stefan.