@FPGA-User

Gast #251820
Lesenswert?
• ▲
▼
Hallo FPGA-User

Du kannst dich sicherlich noch an den IIR 1st order erinnern.
Habe das Teil jetzt mit 5 Hz simuliert.
Der Eingans-Sinus mit der Periodendauer von 200ms ist auch am Ausgang
sichtbar - aber natürlich deutlich schwächer.
Gut so!

Frage:
Der Sinus am Ausgang ist im Gegensatz zum Sinus am Eingang um 50ms
verschoben. Kann man das mathematisch nachvollziehen?

Gruss,
Thomas
Gast #251821
Lesenswert?
• ▲
▼
Hallo FPGA-User

Wenn ich's mit 2 Hz simuliere, so der Ausgangssinus um 115ms
verschoben zu sehen.
Wenn ich's mit 1 Hz simuliere, so der Ausgangssinus um 204.5ms
verschoben zu sehen.

Ich weiss - total easy für Dich - aber nicht für mich.
Kannst du mir diesen Basis-Sachverhalt erklären?

Danke!

Thomas
Gast #251822
Lesenswert?
• ▲
▼
@Thomas
lang lang ist's her, zugegeben die mathemat. Grundlagen
mussten wichtigeren Dingen weichen, soviel ist hängen-
geblieben:

durch eine Transformation(?) muss man den komplexen Frequenzgang
des Filters berechnen, der Betrag entspricht dem
Amplitudenfrequenzgang und die Phase dem Phasenfrequenzgang.

bei FIR- und IIR-Filtern gibt es Phasenverschiebungen
zwischen Eingangs- und Ausgangssignal.
Die Phasenverschiebung ist abh. von der Frequenz
und dieser sog. "Phasengang" ist bei FIR-Filtern
immer linear, bei IIR-Filtern nichtlinear.

Das kannst Du Dir in jedem Filter-Designtool anschauen,
wenn Du den Amplituden- bzw. Phasenverlauf über der
Frequenz im Diagramm vornimmst (hast Du das mal gemacht?)
Mit dieser Phasenverschiebung wirst Du leben müssen,
auch damit, dass sie frequenzabhängig ist.
Gast #251823
Lesenswert?
• ▲
▼
Hallo FPGA-User

Gott im Himmel...
...is' ja logisch.
Jetzt kann ich mich auch noch dran erinnern.
45 Grad bei der Eckfrequenz und so weiter...

Bitte vergess diese Frage.
(peinlich, peinlich...)

Danke nochmal.

Gruss,
Thomas

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren