Hallo alle zusammen, ich habe ein recht umfangreiches VHDL-Projekt mit ISE erstellt. Die Oberste Architecture puzzelt im Grunde nur die unteren Componenten zusammen. Ich möchte daraus eine RTL-Schematik erstellen lassen. Wenn ich nun das ECS-Programm mit meinem Projekt öffne, sehe ich einen großen Kasten mit allen Ein- und Ausgängen meiner obersten Architecture. Wenn ich nun in den Kasten reinzoome, erscheinen allerhand Verschaltungen mit unbekannten Komponenten. Warscheinlich sind das die aufgelösten Unterkomponenten, die ich programmiert habe. Ich will aber nicht diese Auflösung sehen, sondern jede meiner Unterkomponenten als ein Symbol, die alle zusammen geschaltet mein eigendliches Projekt ergeben. Wie kann ich das machen? Gruss Henrik
Gast
#252057
Moin... mit einer anderen Software, sorry. ISE ist dafür schlicht nicht geeignet. -- Sven Johannes
Ich dachte, wenn das Programm schon eine aufgelöste RTL-Schematik erstellen kann, warum dann nicht auch eine gewöhnliche? Wohl falsch gedacht. Ich möchte nicht zuviel Arbeit investieren. Die Schematik würde sich in einer Präsentation gut machen, für mehr muss sie nicht taugen. Welche, möglichst kostenlose, Software kann man den da nehmen? Gruss Henrik
Gast
#252059
Vielleicht findest du hier etwas: http://tech-www.informatik.uni-hamburg.de/vhdl/doc/faq/FAQ3.html MfG Holger
Danke für den Hinweis, leider können diese Programme nur Schematiken in VHDL übersetzen und nicht umgekehrt. Trotzdem: Danke! Gruss Henrik
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.