Gast
#3784521
Hallo zusammen, ich bin gerade dabei eine Layout für den LT8705 zu entwerfen. Der Schaltplan ist dem der Application Note aus dem Datenblatt sehr ähnlich. Ich versuche momentan alle Vorgaben was Component Placement und Signalführung angeht unter einen Hut zu bringen. Ich scheitere nur immer an der Masseführung des Leistungsteiles. Dabei kommt mir immer folgende zwei Probleme in die Quere, welche mit meinem eingeschränkten Platzverhältnissen zu tun haben. - Die Eingangs und Ausgangs Cs über PGND möglichst niederinduktiv verbinden, und nahe beieinander Plazieren. - Kupferfläche unter den Switchnodes und der Induktivität entfernen. Dadurch das die Induktivität recht groß ist, und unter den Switchnodes auch kein Kupfer vorhanden sein soll, bekomme ich keine durchgängige Maßefläche zustande. Ich habe ein Bild meines Bisherigen Layouts angehangen, und wollte euch mal fragen, ob diese Masseführung noch im Rahmen währe, und wie man sie am besten verbessern kann. Die Massefläche ist mit VIA-stitching versehen. Viel Dank schonmal Peter
Angehängte Dateien:
-
Schaltplan.png
(87 KB)
-
Masse_Top.png
(130 KB)
-
Masse_Signal1.png
(50 KB)
