Super Artikel unbedingt lesen !!!

Jo, guter Artikel von Hermann - prof. FPGA-Designer.

Wer das bis ins Detail versteht wird hier aber vermutlich
kaum noch Fragen im Forum stellen müssen  ;-)

Ich würde das mal gerne umsetzen. :-) Jedoch kenne ich mich noch nicht
so mit den Constraints aus. Zudem habe ich es nicht ganz verstanden wie
der BUFGCE funktioniert. Wenn CE einen Low-Zustand besitzt dann liegt
auch eine 0 am Ausgang an. Wenn jedoch CE '1' ist dann wird der
momentane Clock-Zustand an den Ausgang weitergegeben?

Grüsse

Michael