Xil.ISE7 In Deph Tutorial - komme nicht weiter

[Breti (Gast)]

Hi,

ich habe gestern mein Spartan 3 Development Kit von Xilinx erhalten und
bin nun dabei das In Depth Tutorial zu machen. So weit lief es
eigentlich ganz gut. Habe ISE7.1i, EDK und Zusatz CD's installiert
(mit Registrierungscodes von der Website) und das Tutorial angefangen.

Nun komme ich aber nicht weiter. Auf Seite 33 des Tutorials (man soll
da das Core Generator Modul benutzen) steht:

------------------------------------------------------------------
Creating the CORE Generator Module
Create the CORE Generator module using the New Source Wizard in Project
Navigator.
This invokes CORE Generator in which you can select and define the type
of module you
want.
To create the module:
1. In Project Navigator, select Project → New Source.
2. Select IP (CoreGen & Architecture Wizard) as the source type.
3. Enter ten_cnt in the File Name field.
4. Click Basic Elements → Counters → Binary Counters.
5. Click Next and then Finish.
The Binary Counter dialog box opens.
------------------------------------------------------------------

Mein Problem: Schritt 2/4
Der Eintrag in Schritt 2 heißt nur "IP (Architecture Wizard)". Darin
gibts dann auch nur die Option "Clocking" und ich kann mir dann meine
DCM einstellungen machen.

Ich schließe daraus, dass mir irgendwie dieses "Core Gen" Dingsbums
fehlt. Wisst Ihr wieso?

Gruß,
     Thomas

[Antti L. (truedream)]

1 coregen ist bei webpack nicht dabei
2 die auswahl ist ein bishen groesser when do coregen als standalone
program starterts von xilinx-accessories-coregen
3 "Counters" ist nicht mehr DA! habe uberpruft, gibts nicht mehr!
wieder schone grusse zu Xilinx !

Antti

[Breti (Gast)]

Hi,

habe nochmal bei Xilinx nachgeschaut: Wenn man sich die Updates (ISE +
IP) zieht, dann hat man auch wieder den Coregen.
Ich hatte die Updates nach der Installation nicht gemacht, weil die
Software an unserem Proxy mit Passwort hängengeblieben ist.

Counters ist allerdings wirklich nicht dabei :(
Aber da gibts ein ähnliches Teil - das muss man aber anders
konfigurieren. Vielleicht kann das ja das Gleiche? Werde mich mal durch
das PDF durcharbeiten. Von dem Tutorial hatte ich eigentlich erwartet,
dass es bei Xilinx wenigstens einer mal selber getestet hat.

Gruß,
        Thomas