Time2Digital Converter

Michael P. Gast #252735
Lesenswert?
• ▲
▼ 
Ich versuche einen Time2Digital Converter in VHDL auf einen Sparten 3E
Starterkit zu programmieren. Es sollen Zeiten bis 10ns in einer
Auflösung von 1ns gemessen werden.

1. Idee:

Reihe von Invertern/Treibern die das Signal um ihre Durchlaufzeit
verzögern (Delayline). Mit dieser Delayline wird mit dem START-Signal
versorgt. Beim Stopsignal wird der Aktuelle zustand der
Inverter/Treiber in FF gespeichert. Ist das in VHDL möglich.
(Kalibrierung und Auswertung soll auf PC erfolgen.

2. Idee:

Der FPGA erzeugt aus Start-, Stopsignal einen kurzen Nadelimpuls der
extern einen Kondensator läd. Die Spannung des Kondensators wird mit
einem externen AD-Wandler gemessen. (Möglichkeit ist von Hardware
aufwendiger daher nicht faforisiert)

Was meint ihr dazu?

Michael
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Tobias O. Gast #252738
Lesenswert?
• ▲
▼ 
Was passiert, wenn man speziell das design mit den xilinx primitiven
aufbaut, die synthese erkennt dann doch nur diese komponenten als
"black box", und optimiert diese nicht weg ( nach meinem
Erkenntnisstand ). vielleicht ist das die Lösung.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren