Stratix II: VCCIO 2.5V

Michael Gast #252864
Lesenswert?
• ▲
▼ 
Hallo,

bei meinem Stratix-II-DevBoard werden die VCCIO für die Bank, an
welcher ich meine externe Logik anschliessen will, mit 2.5V versorgt.

Wenn ich die Pins als LVTTL definiere: Eigentlich müsste ich doch
LVTTL-Logik daran ohne Probleme betreiben können.
Wie ist das, wenn der Pin als Eingang definiert ist: Macht es dem
Stratix II was aus, wenn ich 3,3V statt 2,5 reingebe?


Sollte ich Pegelwandler benutzen?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Jan Gast #252865
Lesenswert?
• ▲
▼ 
Hängt die Ausgangsspannung der Pins von der Spannung des FPGA ab?

Ich dachte immer so ein FPGA wird mit 3,3V versorgt und die
Ausgangsspannung der Pins hängt davon ab, wie der Pin definiert ist.
Ich dachte wenn man den Pin auf 1,5V stellt, dann ist die
Ausgangsspannung 1,5V, unabhängig von der FPGA-Spannung.

Aber 2,5V liegt doch noch innerhalb der TTL-Spezifikation. Solange die
Pins wirklich 2,5V ausgeben und nicht weniger als 2,4V.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren