Gast
#252908
Hallo zusammen, im Rahmen einer Studienarbeit an der FH-Berlin beschäftige ich mich mit digitaler Bildbearbeitung mittels FPGA. Ich bin auf der Suche nach VHDL-Lösungen für Up-/Down-Scaling (Resizing) zur Anpassung von Grafiken/Video an ein Display. D.H. eine Grafik/Video in digital RGB-Format soll durch vergrößern/verkleinern an eine bestimte Display-Auflösung angepasst werden bzw. Ausschnitte sollen vergrößert/verkleinert werden. Desweiteren würde mich interessieren wie man die Darstellung von mehreren Video/Grafik-Layern realisiert. Speziell welche VHDL-Strukturen wie Buffer, Zähler etc. dafür notwendig sind und wie so etwas hardwaremässig in etwa auszusehen hat, aber VHDL-Lösungsansätze. Ich würde mich über Codebeispiele genauso freuen, wie über Hilfestellungen zur Realisierung, Links oder Beschreibungen über die Struktur (einfach alle her damit... ;-). Vielen Dank schon mal im Voraus. Gruß Mirco