Gast
#252976
Hi, ich arbeite mich gerade in die VHDL-Programmiersprache ein und bin auf den shr-Befehl gestoßen: x : std_logic_vector(12 downto 0) y : std_logic_vector(2 downto 0) ...x(3 downto 0):=shr(x,y)(3 downto 0) Was bedeutet diese Anweisung? lg Steff