BCH Decoder mit VHDL

Hallo leute,
Ich habe einen thema woran ich arbeite. Ich soll der BCH Decoder in
VHDL simulieren. In meine Architecture benutze ich der Berlekamp-Massey
algorithm und es gibt auch der Galois Feld multiplizierer. Ich weiss
nicht, ob jemand mich bei der programmation in VHDL weiter helfen kann
oder weiss wo ich diese hilfe bekommen kann, ein link oder etwas in die
Richtung
Danke.