Forum: FPGA, VHDL & Co. logische Optimierung abschalten


logische Optimierung abschalten
von Michael Honnef (Gast)

Lesenswert?
• ▲
▼ 
Hallo zusammen !

Ich versuche gerade aus einem statischen Signal (A) einen
Nadelimpuls(D) zu generieren. Dabei möchte ich einfach die
Gatterlaufzeiten nutzen :
(Ich hab's im Schematic modul von lattice gemacht - also notation
bitte großzügig tolerieren ;-) )

B = A or A
C = B or B
D = A and /C

Aber jetzt wird mir A anscheinend wegoptimiert, da der ContraitEditor
sagt A wäre nicht vorhanden "Can not find that signal name"
Kann ich das auch anders realisieren?
weiss jemand wie man die Optimierung verhindern kann?

DANKE

Michael


 =

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: logische Optimierung abschalten
von Michael Honnef (Gast)

Lesenswert?
• ▲
▼ 
Ach so,

Logic_reduction hab ich bereits abgeschaltet.
- hilft aber nicht.

Michael

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.