Forum: FPGA, VHDL & Co. BRam aus Coregenerator in user_logic einfügen


von breti (Gast)


Lesenswert?

Hi,

ich möchte in eine selbstgebaute Peripheriekomponente im EDK ein
Blockram einfügen. Dieses Blockram habe ich mit dem Coregen unter ISE
erstellt. Was muss ich nun tun, damit das EDK die in user_logic
definierte Instanz vom BRam synthetisieren kann.

Die Fehlermeldung, die ich bei synthetisieren bekomme sagt mit, dass
"commponent bram could not be resolved". Dies finde ich logisch,
allerdings weiß ich nicht, welche Dateien vom bram ich wo hinkopieren
muss, damit das edk sie findet.

Irgendeine Idee?

Gruß,
       Thomas

von Sven Johannes (Gast)


Lesenswert?

Moin...

Welche Software benutzt du?
Das Webpack generiert normalerweise ein "Instatiation Template" das
du in deine Logik übernehmen kannst.

--
 Sven Johannes

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.