Forum: FPGA, VHDL & Co. Deskew Variable Clk Divider


Deskew Variable Clk Divider
von ope (Gast)

Lesenswert?
• ▲
▼ 
So, ich habe mir die XAN174 rein gezogen. Tolle Sache, wie
synchronisiere ich aber 2 Clocks, die aus einem zur Laufzeit abhängigen
Teilerverhältnis hervorgegangen sind. ZB. habe ich Clk4x wird nun durch
N geteilt und ich erhalte CLk4xN, oder ich möchte ein Signal CLk4xN und
Clk2xN beide synchron zu Clk4x. CLKFB darf nur an CLK0 oder CLK2x
rangenkippert werden.

Viele Grüße
Olaf

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.