mikrocontroller.net

Forum: FPGA, VHDL & Co. Deskew Variable Clk Divider


Autor: ope (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So, ich habe mir die XAN174 rein gezogen. Tolle Sache, wie
synchronisiere ich aber 2 Clocks, die aus einem zur Laufzeit abhängigen
Teilerverhältnis hervorgegangen sind. ZB. habe ich Clk4x wird nun durch
N geteilt und ich erhalte CLk4xN, oder ich möchte ein Signal CLk4xN und
Clk2xN beide synchron zu Clk4x. CLKFB darf nur an CLK0 oder CLK2x
rangenkippert werden.

Viele Grüße
Olaf

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.