ISE Webpack Schaltplan

[Stefan Seegel (Gast)]

Hallo,

auch ich hab mal versucht anzufangen mit den CPLDs rumzuspielen. Dazu
habe ich mir das ISE Weback von Xilinx heruntergeladen.
Darin ist offensichtlich ein Schaltplaneditor enthalten mit dem man,
soweit ich mir das vorstelle, ein paar Logikgatter verschalten kann,
und das ganze landet dann in meinem CPLD.
Ich hab mir also zum testen ein paar einfache Gatter auf den Schaltplan
gezogen und verschaltet, aber wie gehts nun weiter ? Wie kann ich die
Ein- und Ausgänge der Gatter auf die richtigen Hardware PINs meines
CPLDs legen ?
Und dann muss vermutlich das ganze irgendwie kompiliert werden, aber
das ist erst der nächste Schritt.

Stefan

[matthias (Gast)]

Hi,
was hast du denn bis jetzt gemacht? Hast du dir ein Projekt erzeugt und
dann ein neue Schematic hinzugefügt?
Deine Logikausgänge auf Hardware legen geht normalerweise über
Constraints. Entweder du schreibst dir selber ein .ucf-File oder du
lässt dir eines erzeugen (siehe ISA -> userConstraints).

gruß
maze

[Stefan Seegel (Gast)]

Hi,

ja, ich hab mir ein Projekt für einen kleinen CPLD angelegt und einen
Schematic hinzugefügt, und darin mal ein paar Logikgatter reingemacht.
Ich dachte mir das halt so dass es dann wohl irgendwie eine Funktion
geben muss die dann die Aus- und Eingänge von meinen Gattern auf die
richtigen Pins legt. Bin gerade nicht an dem Rechner wo das Webpack
drauf ist, aber dann werd ich mal nach "constraints" suchen. Danke
schon mal,

Stefan

[Christoph Kessler (Gast)]

ja im Lattice-Synario für die CPLDs der ispLSI...-Reihe konnte man
direkt im Schematic die gewünschten Pins eintragen, für die Doku eine
schöne Sache. Leider machen das andere wegen der Portierbarkeit in
irgendwelchen Zuweisungslisten versteckt, so wohl auch das ISE Webpack