Hinweise zu Verminderung der Ladungsinjektion bei JFETs

Ahoi,

zur Kompensation der Offset-Drift (nicht Temperaturbasiert) an meinem 
DC-Nanovoltverstärker habe ich mir überlegt ein Autozero-Feature 
einzubauen, der in regelmäßigen zeitlichen Abständen eine 
Offset-Kompensation durchführt.
Dazu habe ich die Agilent 34420A-Anleitung studiert und würde gerne die 
dort verwendete JFET-Halbbrücke nachbauen, die mithilfe von 
Kompensationskondensatoren die Ladungsinjektion durch Cgs und Cgd 
vermindern.

Ich habe das ganze bereits in LTSpice nach einigem rumspielen an den 
Werten zum laufen gekriegt und würde gerne wissen ob es eventuell 
weitere Dokumente gibt, die es mir ermöglichen die Ladungsinjektion noch 
weiter zu vermindern. Vielleicht hat ja jemand Ideen dazu.

http://literature.cdn.keysight.com/litweb/pdf/34420-90010.pdf Seite 165

Q201/202/203 C201/102 bilden den Kern der Sache, ein U204 8-Bit-DAC 
produziert die Signalform zur Kompensation mittels C101/102.

Grüße,

Echo