Eagle Restrict in Zwischenlayer

Hi,

das geht eigentlich nur über einen Trick mit den Masseflächen ab der
4.1'er Version.

Erstelle das Bauteil nur mit einem ganz kleinen SMD in der Mitte und
den Placeplan-Linien und einem einzigen PIN im Schaltplansymbol (oder
einem SMD für TOP- und eins für BOTTOM-Layer und entsprechend zwei
Pins, die sich dann über PINSWAP auch tauschen lassen). So geht dann
die Leiterbahn immer von der Mitte des Bauteils aus.
Ist die Platine dann soweit fertig geroutet, wird einfach ein Polygon
im TOP- oder BOTTOM-Layer über das gesamte Bauteil gelegt und mit NAME
das Polygon mit der Leiterbahn (gleicher Signalname) verbunden. Dann
werden noch VIA's überall da hin plaziert, wo die "echten" Lötaugen
sitzen sollen und diese ebenfalls mit NAME mit der Leiterbahn
verbunden.

So entsteht im Ausdruck eine Signalfläche mit den 16 Bohrlöchern und
der DRC meckert nicht. Das Einfügen des Polygons und der VIA's lässt
sich übrigens recht einfach in ein Script oder ein ULP (mit
automatischer Koordinatenermittlung) einbauen, um sich die Klickerei zu
ersparen. Falls Du noch Hilfe brauchst, schreib mir 'ne Mail.

Ralph

HOPPALLA!!! Da habe ich zwei Foreneinträge verkegelt!!! ALSO:

Hi,

bis dato leider nicht. Ich habe mir aber von Hr. Hammerl
(Eagle-Support) sagen lassen, dass das in der 5'er Version drin sein
soll. Wann die aber kommt, steht noch in den Sternen.

Ralph

laut aussage eines mitarbeiters vom support wird es wohl +- 1jahr
dauern, bis es eine neue version gibt