Xilinx gibt zwar Gatteräquivalente an, aber das sind marketing Gates.
Also spartan3-1000 entspräche 1000K Gatter.
Wenn Du wissen willst wieviel Gatter in einer ASIC-technologie ein
Block hat, der auf Xilinx x Logiccells benötigt, musst du es
ausprobieren, und für verschiedene Blöcke wirst du verschiedene
Umrechnungsfaktoren erhalten. Die größe ist nur grob abschätzbar.
Ein Logiccell hat bei Spartan 4 slices und damit:
-8 LookUp-Tables (beliebige FanIn 4 Funktion
-8 FF (beliebig D,RS,CP,CE)
-ein Stück carry Chain
-diverse Multiplexer um LUTS für Funktionen mit FanIn 5,6,7,8 zu
erweitern
Die LookUptables können auch als 16bit shiftregister oder 16x1 RamBlock
genutz werden. Bei Virtex4 siehts ähnlich aber anders aus,
da hats größere FIFO Primitive.Bei Spartan2 hat ein CLB nur 2 Slice(?)
,bei ....
Also Abschätzung in gateräquivalente ist höher Wissenschaft oder
Kaffesatzleserei. Das einzig zählbare sind die FF.